LVDS用戶都希望單個(gè)LVDS驅(qū)動(dòng)器能傳輸信號(hào)給多個(gè)接收器并可以正常工作,但在某些點(diǎn)上,增加接收器個(gè)數(shù)將使單個(gè)驅(qū)動(dòng)器過載,從而引起系統(tǒng)故障。下面將按最好情況和最壞情況兩種模型,討論并檢驗(yàn)接收器所能連接的最大數(shù)目。

金?

高級(jí)市場工程師

TI

1．最好情況分析

(1)直流模型

多個(gè)接收器對(duì)一個(gè)驅(qū)動(dòng)器的影響是通過檢驗(yàn)一個(gè)LVDS驅(qū)動(dòng)器的輸出模型和一個(gè)LVDS接收器的輸入模型來推算的。圖1中的共模和差分模型給出了一個(gè)由LVDS驅(qū)動(dòng)器、連接器和LVDS接收器所構(gòu)成的LVDS總線。

(2)驅(qū)動(dòng)器分析

圖2是根據(jù)TIA/EIA-644標(biāo)準(zhǔn)附加條款C的開發(fā)的SN65LVDS31差分信號(hào)驅(qū)動(dòng)器簡單模型。這個(gè)模型盡管復(fù)雜,但對(duì)于建立一個(gè)簡化的差分線驅(qū)動(dòng)器模型以檢驗(yàn)驅(qū)動(dòng)器對(duì)輸出負(fù)載增加的響應(yīng)而言,卻是十分有用的。模型中的數(shù)值可從實(shí)際IBIS模型的近似直線中取得。

(3)共模負(fù)載

SN65LVDS31的共模輸出模型顯示,驅(qū)動(dòng)器包含一個(gè)小電流源和一個(gè)產(chǎn)生共模電壓的1500Ω負(fù)載。電流源能夠在800uA源電流極限以內(nèi)維持,但超過這個(gè)限制的負(fù)載將導(dǎo)致共模輸出漂移。

(4)差分負(fù)載

標(biāo)準(zhǔn)的驅(qū)動(dòng)器輸出可視為一個(gè)帶有1100Ω負(fù)載,輸出阻抗為4mA的電流源；其在終端電阻上所產(chǎn)生的電流為(標(biāo)準(zhǔn)值),并跨過接收器的輸入端產(chǎn)生一個(gè)366mV的差分電壓(Vod)。LVDS標(biāo)準(zhǔn)也規(guī)定了一個(gè)250mV的最小差分電壓。如果終端電阻下降到67Ω,就會(huì)產(chǎn)生最小差分電壓。同時(shí),差分模型也包含一個(gè)被視為25mV電壓源的失調(diào)電壓,它是由各個(gè)輸出端的失配引起的。這種失配造成輸出電壓隨著電流源的變化以50mV的水平差分變化。如果驅(qū)動(dòng)器沒有100Ω終端電阻,其開路差分輸出電壓將不能保持在,而上升到Vcc。

2 最壞情況分析

雖然上述器件能滿足TIA/EIA-644要求,但還有一些LVDS指標(biāo)需要說明。

在開發(fā)TIA/EIA-644標(biāo)準(zhǔn)的時(shí)候,人們主要將它針對(duì)低信號(hào)傳輸速率和點(diǎn)對(duì)點(diǎn)應(yīng)用,但對(duì)于一點(diǎn)到多點(diǎn)(multiponit)或多點(diǎn)到多點(diǎn)(multidrop)這樣的高速應(yīng)用,其LVDS信號(hào)極限問題沒有人能清楚地預(yù)見到。因此,這些新應(yīng)用將最終影響那些尚未在標(biāo)準(zhǔn)中完全定義出的參數(shù)。

LVDS驅(qū)動(dòng)器共模電流和接收器共模電流就是其中兩個(gè)尚未定義的參數(shù)。TIA/EIA-644標(biāo)準(zhǔn)沒有借助±1Vdc的地電位電壓差(Vgpd)來定義共模電壓范圍,而且一個(gè)驅(qū)動(dòng)器與一個(gè)(或多個(gè))接收器之間所允許的最大共模電流也有待定義。

流出(或流入)每個(gè)接收器的漏電流是另一個(gè)影響一點(diǎn)到多點(diǎn)或多點(diǎn)到多點(diǎn)應(yīng)用的參數(shù)。TIA/EIA-644標(biāo)準(zhǔn)宣稱漏電流不能大于20uA,但并沒有規(guī)定電流方向。因此,如果一個(gè)接收器管腳的漏電流為-20uA而其它接收器管腳為+20uA,同樣也能滿足指標(biāo)要求。

需要注意的是,如果接收器的失效保護(hù)配置是基于一端為高電位而另一端為低電位的偏置,則會(huì)因使用其它制造商的元件而發(fā)生漏電流。

理論上講,所產(chǎn)生的40uA回路電流現(xiàn)在可用來應(yīng)付驅(qū)動(dòng)器上的差分輸出電壓(Vod)。驅(qū)動(dòng)器模型的標(biāo)稱輸出為366mV(流過91.5Ω等效電阻的4mA電流),而一個(gè)驅(qū)動(dòng)器所允許的Vod最小值為247mV,因此40uA的回路電流給出了大約116mV的工作容限。

利用這一容限,在降至Vod的最小值以前可以把31個(gè)接收器(每個(gè)接收器為116mV/)連接到驅(qū)動(dòng)器上,然而任何所期望的容限都將相應(yīng)減少這一數(shù)目。例如,如果想得到50mV的噪聲容限和50mV的地電位差容限,可連接的最大接收器數(shù)目將降至5個(gè)。圖3給出了理論上可連接20個(gè)LVDS接收器的條件。

20個(gè)接收器建立了一個(gè)的電流以應(yīng)付驅(qū)動(dòng)器所產(chǎn)生的差分電壓,20個(gè)并聯(lián)的電阻建立了一個(gè)大約90Ω的等效系統(tǒng)阻抗,這將導(dǎo)致在100Ω的終端電阻上產(chǎn)生一個(gè)288mV的差分電壓,因此僅剩下很小的空間發(fā)揮系統(tǒng)功能。

注意這是理論上的LVDS接收器,而且這些基于現(xiàn)有LVDS標(biāo)準(zhǔn)的數(shù)值是用來演示會(huì)發(fā)生什么情況的。審查TIA/EIA-644標(biāo)準(zhǔn)的LVDS委員會(huì)將會(huì)研究這些問題。

3．最大信號(hào)率障礙

當(dāng)以每秒千兆位的速率通過銅線傳輸數(shù)字信號(hào)時(shí),要將許多因素考慮進(jìn)來。最近幾年,信號(hào)速率和帶寬顯著增加,同時(shí)電纜和連接器制造商也努力緊跟新型硅片的運(yùn)行速度。雖然影響最大信號(hào)率的大部分因素并不是什么新東西,但它們所提出的問題值得認(rèn)真對(duì)待,無論信號(hào)速率是每秒千位還是每秒千兆位。

(1)驅(qū)動(dòng)器輸出負(fù)載

LVDS線驅(qū)動(dòng)器將單端邏輯信號(hào)(LVTTL)轉(zhuǎn)換成差分輸出電平以及符合LVDS標(biāo)準(zhǔn)的共模電壓。電壓電平是用來驅(qū)動(dòng)傳輸線和接收器輸入端終端電阻的,但是傳輸線越長,它對(duì)驅(qū)動(dòng)器的影響也就越大。根據(jù)TIA/EIA-568-A的規(guī)定,CAT5型電纜的直流電阻不應(yīng)當(dāng)超過Ω/100米。這一數(shù)值意味著當(dāng)電纜長度為100米時(shí),LVDS驅(qū)動(dòng)器的Vod將降低35mV。然而,LVDS標(biāo)準(zhǔn)所推薦的最大傳輸距離僅為30米,因此這將Vod的損失限定在10mV范圍之內(nèi)。

電纜也會(huì)使交流信號(hào)發(fā)生衰減(TIA/EIA-568-A)。CAT5型電纜所允許的衰減值可由以下方程式推導(dǎo)出來:

衰減(f)=√f+×f+√f

式中f代表所施加的頻率。

另外一個(gè)需要考慮的因素是電纜的特征阻抗(Zo)。根據(jù)TIA/EIA-644的規(guī)定,應(yīng)當(dāng)采用90Ω到132Ω的傳輸線(非標(biāo)準(zhǔn)應(yīng)用中可以選用其它值)。由于LVDS驅(qū)動(dòng)器的輸出阻抗比Zo大得多,因此當(dāng)信號(hào)在器件中傳播時(shí)就會(huì)產(chǎn)生折射。另外,為了使驅(qū)動(dòng)器與電纜匹配,要在驅(qū)動(dòng)器功率耗散與輸出阻抗之間做出割舍。

(2)竄碼干擾

竄碼干擾(ISI)也會(huì)影響最大信號(hào)率,這種影響在多節(jié)點(diǎn)系統(tǒng)中可能更顯著,因?yàn)閭鬏斁€上的多個(gè)接收器會(huì)使容性負(fù)載(capacitive loading)增加。容性負(fù)載誘發(fā)的竄碼干擾ISI導(dǎo)致了與圖形(或數(shù)據(jù))相關(guān)的誤差。

信號(hào)率較低時(shí),容性負(fù)載可能沒有那么明顯,因?yàn)樵谙乱粋€(gè)轉(zhuǎn)換到來之前,信號(hào)有時(shí)間進(jìn)行轉(zhuǎn)換并在一個(gè)穩(wěn)定狀態(tài)(stedy-state)的電平上穩(wěn)定下來。信號(hào)率較高時(shí),信號(hào)可能沒有足夠的時(shí)間使接收器探測到轉(zhuǎn)換,結(jié)果導(dǎo)致數(shù)據(jù)誤差。

(3)并行總線時(shí)延(skew)

SN65LVDS31驅(qū)動(dòng)器的輸出每500ps改變一次狀態(tài),在接收器幾厘米之外的互連可近似作為一個(gè)阻性負(fù)載(resitive load)和一個(gè)時(shí)延的模型。采用多個(gè)LVDS驅(qū)動(dòng)器組成并行總線的系統(tǒng)要求所有信道都具有相同時(shí)延,一旦有所差異,則會(huì)導(dǎo)致時(shí)序錯(cuò)位(timing skew),兩個(gè)信道之間就可能出現(xiàn)數(shù)據(jù)誤差。例如一個(gè)具有400Mbps信號(hào)率的并行總線系統(tǒng),上升沿時(shí)間開銷為650ps,下降沿時(shí)間開銷為650ps,電平處于穩(wěn)定狀態(tài)的時(shí)間為1200ps。假若一條電纜的傳播延遲為5ns/米,兩條信道的電纜長度相差20厘米,則會(huì)導(dǎo)致1ns的錯(cuò)位或40%的時(shí)間開銷。

現(xiàn)在,這些問題越來越好管理,因?yàn)閷?duì)于多重雙絞線電纜而言,許多電纜制造商都規(guī)定了兩對(duì)電纜之間的最大錯(cuò)位參數(shù),并且經(jīng)常列出其每對(duì)單位長度電纜電導(dǎo)之間的傳播時(shí)延差異。

(4)終端

位于驅(qū)動(dòng)器和接收器之間的傳輸線終止于接收器的輸入端,其電阻近似等于線纜的特征阻抗。原因有二:第一,LVDS驅(qū)動(dòng)器是電流模式的器件,差分電壓跨過終端電阻產(chǎn)生于接收器的輸入端；第二,為了將回到傳輸線的折射減至最小,幾乎所有的傳輸系統(tǒng)都要求采用某種類型的終端。鑒于系統(tǒng)所允許的折射取決于其設(shè)計(jì)及噪聲容限范圍,因此一般說來,用±10%的終端電阻值匹配電纜的標(biāo)稱特征阻抗富富有余。TIA/EIA-644規(guī)定終端電阻的阻值位于90Ω到132Ω之間,或LVDS接收器兩個(gè)輸入端之間的標(biāo)稱值為100Ω。

在多節(jié)點(diǎn)應(yīng)用中,終端電阻位于最后一個(gè)接收器的兩個(gè)輸入端之間,這意味著在理想條件下,均衡的驅(qū)動(dòng)器電流將流過整個(gè)傳輸線。盡管連接在傳輸線上的其它接收器并不消耗較大的電流,但每一個(gè)接收器的連接器和短導(dǎo)線會(huì)在傳輸線上產(chǎn)生多個(gè)節(jié)點(diǎn)(stubs),而每一個(gè)節(jié)點(diǎn)都可以看成是附在傳輸線上的集總電容(lumped capacitance),它們會(huì)在與傳輸線相交的點(diǎn)上產(chǎn)生錯(cuò)誤匹配。在第一個(gè)節(jié)點(diǎn)之后,很難維持傳輸線的特征電阻,傳輸線上每連續(xù)出現(xiàn)一個(gè)節(jié)點(diǎn),這種微小的錯(cuò)誤匹配就隨之增加。如此一來,其總體效應(yīng)就會(huì)導(dǎo)致信號(hào)質(zhì)量惡化、信號(hào)轉(zhuǎn)換變慢和交互調(diào)制信號(hào)增多。很明顯,每增加一個(gè)額外的節(jié)點(diǎn),系統(tǒng)噪聲和信號(hào)抖動(dòng)也會(huì)增加,相應(yīng)地,得到最大信號(hào)率的可能性就隨之減少。

(5)可允許的抖動(dòng)

對(duì)接收器輸出信號(hào)的品質(zhì)要求,基本上取決于系統(tǒng)下行設(shè)備的質(zhì)量。如果下行設(shè)備是具有誤碼糾錯(cuò)和校準(zhǔn)功能的高端解碼設(shè)備,則信號(hào)品質(zhì)并不是主要考慮的因素。然而,如果下行設(shè)備是低端設(shè)備,則接收器輸出信號(hào)必須非常“純凈”。

量化信號(hào)質(zhì)量的通用方法是測量接收器輸出眼圖(eye-pattern)的抖動(dòng)。眼圖包括所有對(duì)稱和隨機(jī)的失真,并揭示了信號(hào)可能被認(rèn)為有效時(shí)的時(shí)間。圖4是一個(gè)具有重要等同參數(shù)的典型眼圖。

通過眼圖測量方法所獲得的抖動(dòng)值通常用抖動(dòng)百分比的形式描述,即超出每一位的抖動(dòng)與時(shí)間的百分比。

抖動(dòng)百分比=絕對(duì)抖動(dòng)/單位間隔時(shí)間×100%

單位間隔時(shí)間(UI)是信號(hào)率的倒數(shù),因此抖動(dòng)百分比代表邏輯狀態(tài)被考慮成不確定時(shí)的那部分UI。

(6)外部噪聲耦合

LVDS的優(yōu)點(diǎn)之一就是驅(qū)動(dòng)器和接收器之間的均衡差分接口具有卓越的抗噪聲能力,這種優(yōu)點(diǎn)的意義超出了數(shù)據(jù)傳輸要求兩條電線和連接器引腳這樣的事實(shí)。由于瞬間噪聲和脈沖(spikes)被耦合到接收器輸入端的兩個(gè)電導(dǎo)上,因此,可將環(huán)境噪聲效應(yīng)和來自其它設(shè)備的干擾降至最小。接收器對(duì)通過輸入端的信號(hào)電平差異作出響應(yīng),這種瞬態(tài)響應(yīng)將出現(xiàn)在兩個(gè)輸入電導(dǎo)上,由于它們對(duì)系統(tǒng)的影響很小,所以可以忽略不計(jì)。雖然差分信號(hào)比單端信號(hào)有優(yōu)勢(shì),但兩種方法都容易受到外部噪聲源的影響。

(7)共模電壓范圍

另一個(gè)值得關(guān)注的障礙是Vgpd,當(dāng)驅(qū)動(dòng)器和接收器在不同的位置采用各自的電源供電時(shí),這個(gè)電壓會(huì)偶而出現(xiàn)。當(dāng)驅(qū)動(dòng)器電源的參考地和接收器電源的參考地不相同時(shí),有可能在驅(qū)動(dòng)器和接收器之間形成一個(gè)直流偏移量(dc offset)。針對(duì)這一問題,LVDS標(biāo)準(zhǔn)要求任何直流偏移量都應(yīng)位于±1Vdc的范圍之內(nèi)。另外一個(gè) LVDS系統(tǒng)可能要求驅(qū)動(dòng)器電源和接收器電源之間有一條專用地線,或采用“自來水管”(water-pipe)做地線。