DRC公司首席執行官Larry Laurich表示,該技術初期主要瞄準石油和天然氣、金融和生命科學應用,在這些領域,計算密集型算法可在FPGA硬件中并行執行。首批開發系統會在今年第三季度面市,售價將為約2.5萬美元。

在過去20年來,FPGA吸引了產業界和學術界的廣泛興趣,一直被用作可配置計算平臺。Laurich透露,早在上世紀八十年代末,DRC創辦人Steve Casselman就對此產生濃厚興趣,有意開發基于FPGA的計算平臺。Casselman在1987年創辦Virtual Computer公司,但該公司在2000年的低迷時期倒閉。

而隨著規模更大、速度更快的FPGA的問世,Casselman成為率先認識到HyperTransport總線有可能打破另一個瓶頸—相對低速的PCI總線—的人士之一。Casselman在2004年找到新的投資人,創辦了DRC公司,公司名“DRC”即取“自動態可重配置協處理器”(Dynamic Reconfigurable coprocessor)之意。Casselman現擔任DRC公司的首席科學家兼首席技術官。

Laurich介紹,總部設在英國的Celoxica公司是與DRC簽約的首個軟件開發伙伴。他希望今后有更多的公司參與共同開發。

Celoxica(美國)公司總經理Jeff Jussel表示,Celoxica的工具提供了重新編譯C代碼以用于DRC協處理器模塊的能力。他說,FPGA能并行運行許多算法,與傳統服務器處理器相比,其功耗要低很多。

Jussel表示:“舉例來說,為了運行諸如Black Scholes這樣的金融分析算法,銀行會購買大量CPU和機架,其占用的空間越來越大,且需要大量能耗進行冷卻。作為改進措施,銀行可以采用FPGA協處理器來分擔其中一些關鍵算法,這樣功耗要低很多的,同時性能表現卻能提高100倍?！?

Jussel指出,相比過去一些用戶通過開發ASIC來實現算法加速,如今這種基于FPGA的方法要便宜很多,且為熟悉C語言編程工具的程序設計人員敞開了大門。

圖2:DRC的協處理器可實現計算算法加速。

Laurich介紹,DRC的協處理器模塊與AMD的Opteron處理器管腳兼容,能插到IBM、惠普等大公司及其他十多家較小公司采用Opteron處理器的主板上。HyperTransport總線向Opteron處理器傳輸數據的延遲時間約為60ns,這項指標僅是PCI總線的大約1/10。此外,DRC的協處理器模塊可連接主板上的大量DRAM存儲器。

“與那些DIMM插槽通信的DDR控制器是我們知識產權(IP)的一部分。我們的IP使算法能以極低的延遲訪問主板存儲器?！盠aurich表示。一旦容量更大的DDR-2普及,DRC的協處理器就有能力訪問最高可達32GB的可用內存。

DRC的協處理器模塊由增加了幾條指令的Linux BIOS控制。該協處理器的標準配置是200MHz@8位,且可通過調整一個可協商(negotiated)接口來實現不同位寬度和位速率。

用戶可期待該模塊硬件能實現賽靈思承諾的性價比曲線。“我們已著手設計一款16位版本,預計在今年年中推出。眼下,該模塊的最高速度為400MHz,但今后會變得更快,”Laurich表示?，F在,一個基于LX-60 Virtex-4 FPGA的模塊,售價4,500美元,但他估計,明年將降為3,000美元。相關的開發系統包括一個帶DRC協處理器和Opteron處理器的工作站、Celoxica的工具,以及來自DRC和賽靈思的軟件。

Laurich稱,DRC估計其技術能將整數應用程序加速約100倍、單精度浮點應用程序加速10倍,而雙精度浮點應用程序運行速度可提高5倍。

作者:來大偉