BeSang公司制作的用于演示的芯片在其控制邏輯上使用了億個垂直晶體管用作內(nèi)存位單元。該芯片的設(shè)計在國家Nanofab中心(韓國大田)和斯坦福Nanofab(美國加州)進(jìn)行。BeSang公司稱,該工藝由25個專利所保護(hù),將允許Flash、DRAM以及SRAM放置在邏輯電路、微處理器以及片上系統(tǒng)上。

BeSang公司聲稱該公司在底層使用高溫處理工藝進(jìn)行制造邏輯電路,在頂層使用低溫工藝來制造內(nèi)存電路,從而實現(xiàn)了3D芯片。將不同層的邏輯和內(nèi)存電路放置在同一個芯片中,BeSang的處理工藝在每晶圓中集成了更多的裸片,從而降低了每個裸片的成本。

BeSang的創(chuàng)始人兼CEOSang-Yun Lee稱,“BeSang成立于5年前,并致力于3D芯片技術(shù),已經(jīng)推出了單芯片3D芯片工藝,并隨時可以商用。通過使用低溫工藝并將使用垂直內(nèi)存設(shè)備放置在邏輯設(shè)備頂層,我們在每個晶圓上可以作出更多的螺片,這就是單位裸片成本下降的秘訣。”

在BeSang(韓語的意思是“飛得高”),Lee與前三星工程師Junil Park一起,完善了首款真正的3D芯片工藝,后者為第一個用于高K電介質(zhì)的原子層沉積工具的開發(fā)者。因為新的芯片工藝不再堆集裸片,公司稱常規(guī)的冷卻技術(shù)就可以工作,因為較厚的3D芯片工藝不會產(chǎn)生格外的熱量。

當(dāng)前包含了內(nèi)存的平面(2D)芯片必須圍繞其內(nèi)存陣列放置邏輯電路來對比特位進(jìn)行尋址并提供邏輯功能。把內(nèi)存和邏輯電路放在一起,意味著必須在二者之間使用較長的內(nèi)部連線。

而BeSang通過將邏輯電路放在芯片的底層,將內(nèi)存位單元放在頂層,從而將設(shè)計更加緊湊,二者之間只需很短的連接線。

臺灣國立交通大學(xué)教授Simon Sze認(rèn)為,在BeSang的設(shè)計之前,“很多類似的嘗試都屬于偽3D。”早在1967年,Simon Sze在貝爾實驗室與同事合作發(fā)明了用于非揮發(fā)性內(nèi)存單元的浮柵晶體管。

“片上系統(tǒng)將邏輯和內(nèi)存放進(jìn)了同一個芯片中,但性能上有所折扣,因為二者是在相同的工藝下制造的。通過將內(nèi)存設(shè)備放在邏輯設(shè)備之上,分別使用最優(yōu)的工藝,BeSang可以提高密度而不會影響性能。”

BeSang工藝的過程為,首先在一個晶圓上通過常規(guī)的通孔和連接層來制作邏輯電路,然后在另一個晶圓上制作內(nèi)存設(shè)備,最后將兩個晶圓排列并粘在一起,從而形成單個3D單元。

因為邏輯和內(nèi)存的工藝實現(xiàn)在不同的晶圓上,二者都可以使用常規(guī)的850攝氏度的工藝,分別進(jìn)行優(yōu)化。然后兩個晶圓被送到另一個生產(chǎn)線上,使用400攝氏度的低溫工藝將兩個晶圓排列并粘合。

內(nèi)存晶圓基本包含了一個垂直定向位單元,經(jīng)過粘合后,可以被蝕刻成百萬計的柱狀晶體管,從而控制著每個位單元。最后的步驟為使用金屬層將每個位單元互連并為3D晶圓布罩。

Sze說,“BeSang的3D芯片成本非常低,因為你可以在一個工藝處理中將所有的邏輯放在晶圓底層,另一個工藝處理中將所有的內(nèi)存放在晶圓的頂層,然后使用常規(guī)的通孔來連接頂?shù)變蓪印！?/p>

演示的芯片采用8英寸晶圓工藝以及180納米CMOS技術(shù)。測試芯片包含了億垂直晶體管,適用于在邏輯電路上的Flash、DRAM以及SRAM內(nèi)存單元制造。邏輯底層通過單晶硅與頂層內(nèi)存層分開,兩個金屬連接層包含了很多通孔。頂層內(nèi)存層由內(nèi)存晶圓托起,包含了n型和p型半導(dǎo)體的交互層。內(nèi)存晶圓可以重復(fù)使用4次,每次允許一個大的垂直NPN晶體管放在邏輯晶圓上。

對位單位的每個垂直晶體管進(jìn)行蝕刻后,一個額外的金屬互連層對該3D晶圓進(jìn)行布罩,然后就可以進(jìn)行晶圓切割了。