0 引 言
    　賈卡經編機賈卡裝置自1884年問世以來，已從機械式發展到電磁式和現在的壓電式，即Piezo賈卡系統，徹底改變了賈卡裝置需要通絲、移位針等繁雜部件的特點，使賈卡經編機提花部分的機構大大簡化，速度有了很大提高。此外，與計算機輔助花型設計系統配合，加快了賈卡經編織物的設計，簡化了上機工藝，縮短了產品更新周期。Piezo賈卡的成功開發促進了經編機設備的不斷發展進步，目前機器速度已經大大提高，提花原理也得到了進一步的發展。
    　Piezo賈卡導紗針主要由三部分組成：壓電陶瓷、導紗針握持端和可替換的賈卡導紗針。Piezo賈卡元件用于控制經編機上賈卡導紗針的左右偏移。它由兩片壓電陶瓷組成，中間由玻璃纖維層隔離(絕緣)。壓電陶瓷具有“逆壓電效應”，將其置于外電場將產生幾何變形。通過控制賈卡元件兩側交替加上去的正負電壓，使電陶瓷變形，進而使導紗針向左或向右偏移。由于壓電陶瓷效果像電容一樣，使得壓電式導紗針能保持在它的偏移位置上。賈卡導紗針左右兩面都有定位快，可以保證精確的隔離。
    　設計賈卡控制系統的主要目的就足要根據經編機的需求，把花型數據準確適時地執行到導紗針，實現經編機的提花。本文根據實際經編機設備的開發需求，選用AVR系列單片機ATmega128為主控芯片，設計了壓電式賈卡控制系統，包括控制系統的軟、硬件設計，壓電陶瓷賈卡裝置的驅動電路等。系統將計算機技術和傳統的提花工藝結合，較好地解決了傳統提花工藝中存在的問題，降低了成本，簡化了操作過程，縮短了　新產品的開發周期。該系統由于成本低，結構簡單，特別適用于實際賈卡經編機設備控制部分的技術改進，具有較好的可靠性與實用性。本系統的設計原理和結構的可靠性與實用性已通過樣機試運行得以證實。

1 硬件設計
1．1 系統總體結構
    　圖1所示為系統總體結構框圖。

    　圖1中下位機在系統中所完成的主要工作包括：接收上位機的選針花型數據，并存儲在下位機的存儲器FM24C512中；接收上位機的同步和歸零信號，并根據存儲器中的選針花型數據驅動賈卡陶瓷導紗針，以實現提花控制。
1．2 單片機控制系統總體設計
   　 下位機系統硬件結構框圖如圖2所示。AT-mega128單片機作為系統控制核心，將花型準備系統設計出來的花型數據(花型數據庫)通過RS 485連接單片機的串口通信，從上位機把花型數據傳送到外部擴展的FM24C512存儲器中，實現與上位機的高速多機通訊，并由ATmega128單片機按照花型數據，與機器設備其他部分協調控制(同步、歸零等)賈卡經編機所需要的花型，通過賈卡驅動電路驅動賈卡陶瓷導紗針，以實現提花控制。

    　單片機采用MCU的聯機仿真和測試的標準接口(JTAG)，可實時在線仿真和調試，方便系統軟件的維護和升級。系統工作的啟動或停止信號經393比較電路、光電隔離電路和斯密特觸發電路處理后安全可靠穩定地到達控制核心，兩路信號接ATmega128兩路外部中斷接口，以保證信號的實時處理。
1．3 硬件各部分設計
1．3．1 MCU控制中心
    　本經編機賈卡控制系統采用美國ATMEL公司資源豐富的ATmega128產品作為主控芯片進行設計。ATmega128為基于AVR RISC結構的8位低功耗CMOS微處理器，具有快速、靈活、集成度高，加密性強和易實現等諸多優點。ATmega128具有128 KB的系統內可編程FLASH、4 KB的E2PROM、4 KB的SRAM、53個通用I／O口線、32個通用工作寄存器、實時時鐘RTC、4個靈活的具有比較模式和PWM功能的定時器／計數器(T／C)、2個USART、面向字節的兩線接口TWI、8通道10位ADC、具有片內振蕩器的可編程看門狗定時器、SPI串行端口、與IEEE 1149．1規范兼容的JTAG測試接口，以及6種可以通過軟件選擇的省電模式。由于其先進的指令集以及單周期指令執行時間，ATmega128的數據吞吐率高1 MIPS／MHz，比普通的復雜指令集微處理器高10倍，從而可以緩減系統在功耗和處理速度之間的矛盾。