<rt id="m4md3"></rt>
  • <bdo id="m4md3"><meter id="m4md3"></meter></bdo>
  • <label id="m4md3"></label>
      <center id="m4md3"><optgroup id="m4md3"></optgroup></center>
      產(chǎn)品分類

      當(dāng)前位置: 首頁 > 工業(yè)電氣產(chǎn)品 > 端子與連接器 > 線路板連接器 > FFC連接器

      類型分類:
      科普知識(shí)
      數(shù)據(jù)分類:
      FFC連接器

      MLCC解決指南:靈活使用PI模擬的技術(shù)支持

      發(fā)布日期:2022-04-17 點(diǎn)擊率:107

      【導(dǎo)讀】在本指南中,將介紹通過活用PI(電源完整性)模擬將2端子MLCC(積層陶瓷貼片電容)改為低ESL產(chǎn)品,以降低電源線路阻抗和減少去耦電容數(shù)量的技術(shù)支持。

       

      近年來,隨著各類電子系統(tǒng)的高功能和高性能化,IC的消耗電流量越來越大。 另一方面,IC的高功能化推動(dòng)了內(nèi)部結(jié)構(gòu)的精細(xì)化,因此IC的耐電壓下降,電源電壓值下降。 看近年來的趨勢(shì),需要減少電壓波動(dòng),而另一方面,IC 消耗電流變化又在增加。 因此,需要進(jìn)一步降低另一個(gè)因素——阻抗。

       

      不斷提高的降低阻抗及削減去耦電容數(shù)量的要求

       

      隨著電源電壓值的下降,降低電源線路的阻抗顯得越來越重要。

       

      為了抑制電壓波動(dòng),需要降低阻抗。此處將介紹為了在基板尺寸以及貼裝區(qū)域等受到嚴(yán)格限制的情況下實(shí)現(xiàn)所需要的阻抗特性,TDK所提出的通過替換為低ESL產(chǎn)品來減少去耦電容數(shù)量的方案。

       

      低電壓/大電流電源線的去耦電容

       

      近年來,隨著電子設(shè)備系統(tǒng)的高功能化和高速動(dòng)作化,系統(tǒng)內(nèi)部數(shù)字IC用電源線路的特性(PI:電源完整性)顯得越來越重要。

       

      提高PI的關(guān)鍵在于降低電源線路的阻抗,因此,在電源線路中使用了大量的MLCC作為去耦電容。

       

      但是,隨著安裝小型化,對(duì)基板尺寸和貼裝區(qū)域的限制越發(fā)嚴(yán)格,已很難為了得到期望的阻抗特性而大量貼裝必要的MLCC。

       

      圖1:不同并聯(lián)貼裝數(shù)量的MLCC阻抗頻率特性圖

      通過并聯(lián)多個(gè)電容可實(shí)現(xiàn)低阻抗

      在低電壓且大電流的電源回路中,

      為了抑制電壓波動(dòng),會(huì)使用多個(gè)去耦用MLCC 

      課題:數(shù)量較多 貼裝面積無空余 成本增加(貼裝費(fèi))

       

      采用少量的低ESL產(chǎn)品,實(shí)現(xiàn)低阻抗

       

      因此,TDK建議采用低ESL型電容來降低去耦電容的數(shù)量和減少貼裝面積。低ESL型電容是低電感成分(ESL)的產(chǎn)品,在從低頻到高頻的寬頻帶實(shí)現(xiàn)了低阻抗。因此,大量使用通常型電容才能實(shí)現(xiàn)的阻抗特性,低ESL型電容只需很少的數(shù)量即可實(shí)現(xiàn)。

       

      圖2:典型低ESL產(chǎn)品的阻抗頻率特性

      采用少量的低ESL產(chǎn)品,實(shí)現(xiàn)低阻抗

      課題:數(shù)量較多 貼裝面積無空余 成本增加(貼裝費(fèi))

       

      圖3:通常2端子產(chǎn)品 10 個(gè) vs 低ESL產(chǎn)品 1~2 個(gè)的阻抗頻率特性

      采用少量的低ESL產(chǎn)品,實(shí)現(xiàn)低阻抗 

       

      基板配線圖案也是電路的一部分

       

      除了去耦電容的最佳選定和最佳結(jié)構(gòu)化之外,貼裝基板的圖案設(shè)計(jì)對(duì)電源線路的低阻抗化也有重要作用。貼裝基板的線路用導(dǎo)體圖案和通孔中存在電阻成分、寄生電感和雜散電容,在電源線路的阻抗設(shè)計(jì)中,基板本身的電氣成分也需要作為阻抗成分的一部分在基板圖案設(shè)計(jì)中加以考慮。

       

      圖4:通常DCDC轉(zhuǎn)換器和IC(Processor)之間的回路示意圖

      TDK可實(shí)現(xiàn)包括基板信息在內(nèi)的電源線阻抗模擬工作。

       

      運(yùn)用PI模擬的電源設(shè)計(jì)支持

       

      TDK通過導(dǎo)入貼裝基板信息進(jìn)行PI模擬驗(yàn)證,為最佳的電源線路設(shè)計(jì)提供技術(shù)支持。

       

      根據(jù)基板類型/貼裝面/IC Pin Layout/周邊元器件布局等貼裝基板結(jié)構(gòu),為選定最佳的電容類型、數(shù)量結(jié)構(gòu)、基板線路式樣、元器件排版等提供方案。

       

      圖5:執(zhí)行PI模擬

      課題:數(shù)量較多 貼裝面積無空余 成本增加(貼裝費(fèi))

       

      一般來說,隨著基板設(shè)計(jì)的深入而會(huì)出現(xiàn)各種制約。因此,為了給客戶開發(fā)提供充分的支持,有效活用的最佳時(shí)機(jī)在基板圖案設(shè)計(jì)前的初期驗(yàn)證階段。

       

      例如,在基板圖案設(shè)計(jì)正式開始之前,我們也可對(duì)需要的MLCC去耦電容數(shù)量、無法將MLCC配置在IC附近時(shí)的容許距離等進(jìn)行驗(yàn)證和提案。因此,如果您有電源線路設(shè)計(jì)方面的困擾,請(qǐng)盡可能在開發(fā)的前期階段聯(lián)系我們。

      下一篇: PLC、DCS、FCS三大控

      上一篇: 42 V、6 A(峰值7 A)

      推薦產(chǎn)品

      更多
      主站蜘蛛池模板: 国产成人无码综合亚洲日韩| 亚洲国产日韩综合久久精品| 久久综合日韩亚洲精品色| 色综合天天综合网看在线影院| 一本色道久久88亚洲精品综合| 色综合天天综合婷婷伊人| 国产91久久综合| 久久综合香蕉国产蜜臀AV| 色婷婷六月亚洲综合香蕉| 五月丁香六月综合av| 99久久国产综合精品2020| 国产精品亚洲综合一区在线观看| 国产成人综合亚洲AV第一页 | 天天综合色一区二区三区| 亚洲国产精品综合久久网络| 亚洲欧洲日产国产综合网| 女人和拘做受全程看视频日本综合a一区二区视频 | 青青草原综合久久大伊人导航| 激情综合婷婷丁香五月| 狠狠色丁香久久婷婷综合_中| 狠狠久久综合伊人不卡| 色综合久久中文字幕网| 久久久久AV综合网成人| 狠狠色丁香婷婷综合久久来| 色综合色国产热无码一| 色久综合网精品一区二区| 久久狠狠一本精品综合网| 色欲色香天天天综合VVV| 中文字幕亚洲综合久久综合| 亚洲av综合色区| 亚洲综合一区二区精品导航| 亚洲亚洲人成综合网络| 狠狠色丁香久久综合婷婷| 亚洲国产综合无码一区二区二三区| 久久综合久久综合亚洲| 综合无码一区二区三区四区五区| 亚洲色欲啪啪久久WWW综合网| 亚洲狠狠婷婷综合久久| 天天做.天天爱.天天综合网| 国产综合在线观看视频| 亚洲AⅤ优女AV综合久久久 |