站長統計

【導讀】直接數據頻率合成器（DDS）因能產生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際DDS設計中的 有限相位和幅度分辨率造成的結果。 

直接數據頻率合成器（DDS）因能產生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際DDS設計中的 有限相位和幅度分辨率造成的結果。

其他雜散源與集成DAC相關——DAC的采樣輸出產生基波和相關諧波的鏡像頻率。另外，因DAC非理想的開關屬性可能導致低階諧波的功率水平升高。最后一種雜散源是在系統時鐘頻率的基波與任何內部分諧波時鐘之間產生的混頻產物。

上述雜散噪聲的全部已知來源都可根據相對于DDS/DAC輸出處基波信號的頻率偏移進行預測。以下內容旨在幫助您確定DDS輸出信號頻譜中的雜散源。如果通過改變DDS頻率調諧字使雜散與DDS/DAC相關，則并不難確定雜散源。這是因為改變調諧字時，上述所有雜散噪聲的頻率偏移均隨基波變化。

如何確定DDS輸出信號頻譜中的雜散源

例如，24 MHz基波有一個72 MHz的三階諧波。如果DDS系統時鐘為100 MHz，則三階諧波與系統時鐘的產物會折回到至28 MHz，與基波僅偏移4 MHz。如果基波增加10 KHz至24.010 MHz，則新的后疊積將偏移基波3.97MHz，這是可以提前預測的。

如果無論頻率調諧字如何變化，雜散相對基波的頻率偏移均保持不變，則DDS/DAC不是雜散源。相反，如果雜散相對基波的頻率偏移隨DDS調諧改變而變化，則DDS/DAC很可能是雜散源。通過確保頻率調諧字變化包括頻率調諧字的截斷部分和未截斷部分，可為發現雜散源帶來方便。截斷部分一般為調諧字的14位至19位(MSB)。

當DDS頻率調諧字發生變化時，相對基波（載波）的頻率偏移不發生改變的雜散一般分為兩類：

要么以某種方式耦合至DDS電源；

要么是驅動DDS的參考時鐘源上的一個元件。

注意，如果DDS的內部參考時鐘乘法器(PLL)被啟用，則DDS輸出同樣存在相對于基波的固定邊帶雜散，其頻率偏移等于參考時鐘頻率。

參考時鐘源雜散

圖1所示為DDS的500 MHz參考時鐘，由一個100 KHz音實現10%的AM調制。該參考時鐘源是一款Rohde andSchwartz具有調制功能的SMA信號發生器。圖1中的灰色線為無調制條件下的參考時鐘。

圖1. DDS的500 MHz參考時鐘

（由一個100 kHz音(藍色線)實現10%的AM調制）

圖2中，同一100 KHz音以完全相同的頻率偏移傳輸到DDS/DAC輸出，不受調諧字頻率影響。圖2中的頻率調諧字表現出四個相互疊加的不同DDS載波。注意，在全部四個載波改變時，參考時鐘雜散的頻率偏移保持不變；但該雜散的幅度以20 log(x)為單位發生變化，其中，x為參考時鐘頻率與DDS載波頻率之比。

圖2. 四個DDS輸出載波表現出100 kHz雜散產生的效應，該雜散對DDS的參考時鐘(500 MHz)進行AM調制

開關電源雜散

圖3和圖4展示了DDS電源上的雜散（如開關電源）與DDS輸出之間的關系。注意，如前所述，在相對于相同的載波變化時，它們也保持相同的固定頻率偏移。

圖3. 四個DDS輸出載波表現出150 kHz雜散產生的效應，該雜散對DDS的電源進行AM調制

圖4為DDS電源的實際時域，其中，一個150 kHz調制音施加于DDS電源之上，以仿真電源開關雜散。

圖4. 150 kHz音(16 mV p-p)通過一個函數發生器施加于DDS電源之

DDS參考時鐘或電源（一般為AVDD）上的雜散會對DDS輸出產生一定的影響。結果，當載波變化時，以載波為中心的邊帶將保持不變。因此，調諧字發生變化時，如果在DAC/DDS輸出中觀察到固定雜散，則應檢查參考時鐘源和DDS電源中是否存在雜散。

推薦閱讀：
瑞薩內核處理器固有積累，ARM內核更開放：魚和熊掌都要！
詳述電路中VCC、VDD、VEE和VSS的區別
圖文并茂詳解自制電流傳感器過程，收獲滿滿！
解析電壓反饋運算放大器
關于射頻功率放大器，你應該知道的事