近年來，隨著人們對無線通信的速率和延遲的需求不斷提高，WIFI 技術已經演變來到了 WIFI 6 時代，其高速率、大帶寬、低延時、低功耗的特點受到人們的青睞。2020 年，WIFI 聯盟將可在 6 GHz 頻段運行的 WIFI 6設備命名為WIFI 6E，原有的頻段擴展至6 GHz頻段[1]。功率放大器（PA）是 WIFI 終端中的一個重要器件，為了適應在多標準通信環境中更高的數據速率，PA 的線性度和多模 / 多頻帶能力無疑成為 PA 設計中更注重的問題。隨著市場需求的不斷擴大，迫切需要低成本、高線性度的功率放大器，相較于高成本的 GaN 工藝和低功率密度的互補金屬氧化物半導體 (complementary metal oxide semiconductor, CMOS) 工藝，GaAs HBT 技術已成為目前商用中功率放大器的首選技術。本文所設計的功率放大器采用 2 μm GaAs HBT 工藝，芯片面積：1.24 mm×1.27 mm，在 5.9 GHz~7.2 GHz 頻段內實現增益大于 27 dB，飽和輸出功率大于 1 W，可用于 WIFI6E 系統驅動級應用。

1 芯片電路設計與分析

1.1 電路結構

本文設計的功率放大器是一款適用于 6 GHz 頻段 WIFI 發射端的功率放大器，其電路結構如圖 1 所示。該結構采用三級放大結構，工作電壓為 5 V，其偏置電壓可根據外圍配置在 3.3~5 V 可調。電路第一級偏置采用 A 類、第二級偏置采用淺 AB 類功率放大器結構以提高電路增益及線性度，第三級偏置采用深 AB 類功率放大器結構來提高電路輸出功率及效率。

1.2 電路設計

電路主要包含晶體管、直流偏置結構、匹配網絡。

（1）直流偏置結構偏置電路作為放大器的重要組成部分，為電路提供直流偏置點，其直接影響功率放大器的增益、效率以及線性度。GaAs HBT 工藝在大功率輸入下，基級 - 發射 極電壓降低以及工藝本身的自熱效應，導致晶體管工作點變化，引起電路增益及線性度的變化。文獻 [2] 提出一種應用于較低頻率的自適應線性化偏置電路，文獻 [3] 提出采用多個電容較復雜的自適應線性化偏置結構，能夠提高一定的輸出飽和功率。本文采用如圖 2 所示自適應偏置結構 [4]。Q1、Q2 構成一個電流鏡，其電流由限流電阻 R1、R2 控制，Q3 用于調節入，從而產生相等的電流。隨著輸電流鏡的輸入功率的增加，Q0 的 Vb0 電壓降低，泄露到偏置電路的信號將通過 C2 旁路到地， 故 Q3 的 Vb3 保持不變，由于二極管的整流效應，Vbe3 會降低，Vb3 保持不變，從而補償了 Vb0 的下降，使 得 Q0 的偏置點在大功率輸入下保持不變，抑制了增益 壓縮。當溫度升高時，偏置電阻 Rbias 及發射極鎮流電阻 R3 將有效抑制 Q0 的自熱效應，提高電路的穩定性。

（2）匹配網絡

由式（1）得知，品質因子正比于存儲的能量與網絡平均功耗之比。在射頻匹配網絡中，通常使用無源儲能元件電容 C 與電感 L 進行匹配，LC 網絡在實際電路中具有一定的阻抗，其品質因子可表示為：

從式（3）中可以看出，Q 值與電路帶寬成反比，也就是說要想獲得寬帶匹配，其匹配網絡的 Q 值不能太大。

對于多級匹配網絡，其第 n 個節點的品質因子表示為：

從式（4）可以看出，電路帶寬與多級匹配網絡中 Q 值最大的節點相關，在進行電路寬帶匹配時，要降低各級匹配網絡的 Q 值 [5]。

輸入匹配網絡：根據阻抗匹配理論，在一定帶寬內的匹配，其阻抗變換比越大，匹配難度及損耗隨之增大。在功率放大器中，輸入匹配網絡主要影響電路的增益，對電路的線性度及效率影響較小，本文輸入匹配網絡采用 π 型網絡，引入一定的損耗降低匹配網絡的 Q 值以改善電路的帶寬、穩定性及增益平坦度。

級間匹配網絡：第一、二級輸出阻抗差異與第二、三級輸入阻抗差異均不大，阻抗變換比較小，所以級間匹配網絡設計相較簡單。在保證電路帶寬的前提下，盡量減小匹配引入的損耗。

輸出匹配網絡：輸出匹配網絡不僅影響信號功率傳輸，同時也影響功放的效率，其設計核心在于負載線匹配。本文根據負載線匹配理論仿真確定最優輸出阻抗點Ropt 后，采取片外匹配的方式，通過傳輸線與 L 型網絡結合實現負載線匹配。

（3）電路穩定性分析

對于功率放大器這種雙端口網絡，其電路穩定的 K 因子可表示為：

對于共射方式連接的 HBT 晶體管，其穩定因子 K 可表示為 [6]：

本文中采用發射級串聯電阻與集電極基級并聯反饋的形式來提高電路的穩定性，其結構如圖 3 所示。通過仿真，本文電路在全頻段 K 因子均大于 2，電路無條件穩定。

（4）整體電路設計

本文整體電路如圖 4 所示，主要由 3 級放大結構組成，匹配網絡從后往前設計，基于功率放大器的功能特性，輸出匹配網絡主要注重功率的線性傳輸，輸入級及級間匹配網絡主要保證電路的駐波、帶寬及增益等特性。

功率放大器第一級偏置設計在 A 類、第二級偏置設計在淺 AB 類以提高電路增益及線性度，第三級偏置設計在深 AB 類來提升電路輸出功率及效率。第一級采用 6 個單指 HBT 晶體管并聯，發射極面積 240 μm2； 第二級采用 18 個單指 HBT 晶體管并聯，發射極面積 720 μm2；第三級采用 36 個單指 HBT 晶體管并聯，發射極面積 2 880 μm2。

整體功率放大器版圖盡量為對稱布局以減小各晶體管之間的相位差對線性度的影響。根據晶體管通過電流大小，合理分布接地過孔的位置及數量。本次電路設計為片外輸出匹配的方式，方便后期根據使用目的不同而做出相應的帶寬、功率調整。整體芯片尺寸為 1.24 mm×1.27 mm×0.1 mm。

2 測試結果與分析

圖 5 為本文功率放大器 EVB 照片。功率放大器工作電壓 VCC = 5 V，靜態電流 ICC = 240 mA。使用是德科技網絡分析儀 PNA5242B 對電路進行小信號 S 參數和輸出 1 dB 壓縮點進行測試，測試結果如圖 6、圖 7 所示。從圖 6 可以看出小信號增益在工作頻率 5.9~7.2 GHz 內大于 27 dB，輸入回波損耗小于 -15 dB，輸出回波損耗小于 -10 dB；從圖 7 可以看出在工作頻率內三溫（-40 ℃、+25 ℃、+105 ℃） 輸出 1 dB 壓縮點大于 29 dBm，實現了寬帶大功率輸出，驗證了本文所設計的 自適應偏置結構及寬帶匹配網絡。

3 結語

本文設計了一款 6 GHz 高增益、寬帶、高線性度功率放大器單片集成電路。該功率放大器采用 2 μm GaAs HBT 工藝，芯片面積：1.24 mm×1.27 mm。測試結果 表明，工作頻帶為 5.9~7.2 GHz，工作頻帶增益典型值為 29 dB，輸出飽和功率＞ 1 W。該功率放大器可用于 WIFI 6E 設備驅動級應用，具有較強的市場應用前景。