下載 PDF 版本

作者：Alexander Latham，
Allegro MicroSystems, LLC

背景

Allegro 電流傳感器 IC 利用霍爾效應測量集成載流回路產生的磁場，并能將磁場轉換成與電流成正比的電壓。這種技術有許多優勢，包括電流隔離、低功率損耗和超溫高精度。該技術的磁滯幾乎為零，因為它未使用磁芯來集中磁場。但不使用磁芯也有缺點，那就是傳感器 IC 容易受到雜散磁場的影響。使用磁芯時，可使雜散磁場在傳感器 IC 周圍分流，因為磁芯在傳感器 IC 周圍提供了一個低磁阻通路。不使用濾芯時，霍爾板會發現到載流軌跡或螺線管產生的雜散場，進而可能在測量電流時產生誤差。正確的電路板和系統設計能在電流測量時消除這些誤差來源；但經優化的軌跡布局可能限制 PCB 和系統的設計。針對該問題的解決方案是集成差分電流傳感技術。

圖 1：ACS724 集成電流傳感器 IC

圖 2：采用差分霍爾板配置的集成電流傳感器 IC 引腳框

差分電流傳感的原理

差分電流傳感的基本原理是載流導體的兩側產生的磁場具有相反的極性。這就是說，當使用圖 2 所示的載流引腳框時，霍爾板 1 (H1) 會出現所示電流產生的范圍外磁場，霍爾板 2 (H2) 會出現所示電流產生的范圍內磁場。當電流傳感器 IC 上存在共模場時，兩個霍爾板會發現相同的磁場。通過減去兩個霍爾板的輸出，我們能抑制這些在外部產生的磁場。差分電流傳感器 IC 的輸出如下所示：

其中，B1 表示 H1 發現的磁場，B2 表示 H2 發現的磁場，G 表示傳感器 IC 的增益（單位：mV/G）。如果有電流通過引腳框 (I)，并且傳感器 IC (BC) 上存在共模場，則差分傳感器 IC 的輸出為：

其中，C1 表示 H1 的耦合因數（單位：G/A）， C2 表示 H2 的耦合因數（單位：G/A）。簡化該等式后可得出：

共模場 (B_C) 抵消，輸出信號只與通過傳感器 IC 的電流成正比。同樣，由于霍爾板只能測量一種尺寸的磁場，所以傳感器 IC 會忽略其他平面內的外部磁場。

差分電流傳感的限制因素

差分電流傳感的抑制能力有兩種主要限制：

1. 霍爾板匹配：在共模場的作用下，兩個霍爾板的不匹配會使差分傳感器 IC 的輸出產生一些變化。Allegro 電流傳感器 IC 是單片器件，所以兩個霍爾板都在相同的芯片上，從而能產生名義上和超溫狀態下的高度匹配。單晶片上的霍爾板匹配通常高于 1%。

2. 場梯度：如果通過兩個霍爾板的外部干擾磁場不均勻，干擾磁場的差別就會傳播到傳感器 IC 的輸出。要應對這種限制，可將兩個霍爾板盡可能靠近放置，同時使其位于導體的另一側。

均勻外部磁場的共模抑制

霍爾板在晶片上的匹配通常約為 1%，這會將共模場的抑制限定在 40 dB 左右。在此均勻外部磁場 (B_C) 的作用下，傳感器 IC 的輸出誤差（單位：A）為：

 圖 3：兩個霍爾板 1% 不匹配時的誤差（單位：A）與共模場的對比Cf = 10 G/A

其中C_F 表示通過傳感器 IC 流向霍爾板的電流的耦合因數（單位： G/A），它等于以上 C1 + C2 之和。大多數 Allegro 集成電流傳感器 IC 的耦合因數約為 10 - 15 G/A，這會產生圖 3 所示的輸出誤差（單位：A）與外部磁場的對比。為便于理解怎樣產生這類磁場，我們在距離傳感器 IC 僅 10 mm 的導線內接通 50 A 電流，即可在傳感器 IC 上產生 10 G 的磁場?；魻柊宓钠ヅ錇?1% 時，由于該磁場的存在，傳感器 IC 的輸出只會產生約 10 mA 的誤差，相比之下，未采用共模場抑制時，會產生 1 A 的誤差。

對鄰近載流導體產生的磁場進行共模抑制

在電流傳感器 IC 應用中，最常見的一種干擾磁場是鄰近載流導體。這些可能是其他相位或接地回路。載流導體產生的磁場可能在兩個霍爾板上產生不均勻場，具體取決于電流的方向。最壞的情況是電流方向與兩個霍爾板垂直，如圖 4 所示。

 圖 4：與兩個霍爾板垂直的外部電流

在此情況下，H1 和 H2 發現的磁場為：

其中，I 以 A 表示，D 以 mm 表示，d 以 mm 表示，B1 和 B2 以 G 表示。當只使用一個霍爾板時，B1 是會被發現的磁場。當使用差分配置時，可減去兩個霍爾板（B1 和 B2）的磁場，從而可得出：

用這些磁場除以耦合因數 C_F (~10 to 15 G/A)，可將這些干擾磁場轉換為誤差（單位：A）。圖 5 顯示了只使用一個霍爾板時的誤差與距離的對比。

 圖 5：單獨霍爾傳感的載流導線的誤差 (A) 與距離的對比（d 是 0.8 mm）

 圖 6：當電流方向與霍爾板垂直時（d 是 0.8 mm），用于差分傳感的載流導線的誤差 (A) 與距離的對比

圖 6 顯示了使用差分配置時的誤差。圖 7 顯示了單獨霍爾配置與差分霍爾配置之間的抑制比（單位：dB）。顯著點是 -20 dB，其中抑制比是 10X，在 -30 dB 時的抑制比是 30X。這些點取決于 D 和 d 的比率，如圖 8 所示。圖 8 中的所有 D 和 d 值保持不變，也就是說，減少霍爾板之間的距離，并增加霍爾板到外部載流導線的距離，會減少測量值的誤差量。大多數 Allegro 集成電流傳感器 IC 的霍爾間距 (d) 約為 0.6 - 1 mm。

圖 7：在外部導線與傳感器 IC 的距離內，單獨霍爾配置與差分霍爾配置的抑制比。外部導線的電流方向與兩個霍爾板垂直。d 是 0.8 mm。

圖 8：在外部導線與磁傳感器 IC 的相對距離內，單獨霍爾配置與差分霍爾配置的抑制比 (D/d) 。外部導線的電流方向與兩個霍爾板垂直。

當鄰近載流導體的電流方向與兩個霍爾板平行時，會在兩個霍爾板上產生相同的磁場。這是理論抑制無限的理想情況。其中，抑制的限制因素是霍爾板的匹配，如上所述。當然，介于最壞情況（垂直配置）和理想情況（平行配置）之間的所有情況都可能出現。如圖 9 所示，干擾磁場的計算方法如下：

 圖 9：鄰近電流產生的離角磁場

試驗數據

利用差分電流傳感的 ACS724 電流傳感器 IC 可用于驗證本文闡述的分析。進行試驗時，可將載流導線放在傳感器 IC 附近，并使其與霍爾板垂直，然后以不同的距離和電流強度測量傳感器 IC 輸出的變化。為估算誤差，ACS724 采用的關鍵參數包括：

1. 霍爾板之間的距離 (d) 是 0.7 mm。

2. 與一個霍爾板的耦合是 11 G/A，與另一個霍爾板的耦合是 2.8 G/A，所以總耦合因數 (C_F) 是 13.8 G/A。

所以估計誤差 (A) 是：

圖 10 中的虛線表示使用此公式計算的估計誤差，圖中的點表示測量值?？傊?，試驗數據與計算誤差還是比較匹配的。測量誤差可能略小于計算誤差，因為鄰近導線未與霍爾板在同一平面，從而使傳感器 IC 上的磁場減弱。

 圖 10：差分霍爾傳感的載流導線的估計誤差 (A) 與距離的對比

總結

最終，集成差分電流傳感使雜散磁場產生的誤差減少了一到兩個數量級。這樣，此類傳感器 IC 的用戶就不必再擔心雜散場干擾電流的測量，而且能簡化 PCB 布局，并使用外形更精巧的系統。對于具有載流軌跡或磁場發生裝置（如螺線管）的高度壓縮的系統，可采用本應用說明闡述的分析，以快速估算這些雜散場產生的誤差量。這樣設計人員就能預見和改正可能在系統內引入過多誤差的系統配置或 PCB 布局，從而顯著減少設計迭代的次數。