<rt id="m4md3"></rt>
  • <bdo id="m4md3"><meter id="m4md3"></meter></bdo>
  • <label id="m4md3"></label>
      <center id="m4md3"><optgroup id="m4md3"></optgroup></center>
      產品分類

      當前位置: 首頁 > 人物訪談

      Synopsys新綜合工具實現用同一設計流程進行ASIC和FPGA設計

      發布日期:2022-07-15 點擊率:38

      ay: block;">

      經過FPGA綜合方面的第4次運行實驗后,Synopsys公司成功地改進了它的Design Compiler ASIC綜合工具,增添了FPGA綜合附加工具,從而使設計師可以利用同樣的工具、同一設計流程來進行ASIC和FPGA設計。新推出的附加工具使Design Compiler在不改變RTL代碼、綜合約束、腳本或ASIC IP的情況下可以實現在FPGA器件上進行ASIC設計。

      根據Gartner Dataquest的報告,盡管面臨Cadence、Magma和Synplicity等后起之秀的激烈競爭,2003年Synopsys公司仍以90%的市場份額在ASIC綜合工具市場上獨居鰲頭,但在FPGA綜合工具方面則要讓位于Synplicity和明導資訊公司,2003年這兩家公司的市場份額分別占到44%和43%,Gartner Dataquest指出。現在Synopsys公司希望利用自己在ASIC綜合市場的地位再次逐鹿FPGA綜合市場,特別是基于FPGA的ASIC原型工具市場,該市場目前被Synplicity公司的Certify技術所左右。

      Synopsys公司RTL綜合行銷總監Gal Hasson表示,最近的一份調查報告披露,40%的Synopsys用戶在用FPGA 完成ASIC設計原型開發?!芭c去年相比這一比例上升了許多?!盚asson說。2003年的調查結果顯示這一比例只有20%。Synopsys新綜合工具實現用同一設計流程進行ASIC和FPGA設計 - 1

      促使比例上升的原因有許多,該公司負責FPGA綜合的集團行銷經理Greg Tenaka表示。高端FPGA的門數與中等規模的ASIC基本相當。將編程進高端FPGA的設計運行速度一般都要比仿真系統中的設計原型更快,而且基于FPGA的原型開發成本要比仿真系統便宜得多。

      那些做ASIC設計的公司也發現了FPGA原型的更多用途,Hasson說。FPGA原型可以用來替代面向系統內驗證的仿真,從而使軟件工程師在開發時能更加得心應手。另外,在向用戶或管理者介紹新功能時FPGA原型能夠方便地用來證實概念性的東西,他補充道。

      為了抓住FPGA原型不斷增長的市場機會,并重新進軍FPGA綜合市場,Synopsys公司這次推出Design Compiler FPGA,據稱是一次標志性的戰略轉移。

      “當今的原型創建就如同設計另外一個芯片?!盚asson指出。以前設計師一般都是采用ASIC綜合工具來完成ASIC的設計,然后再利用獨立的FPGA綜合工具在FPGA中實現ASIC原型。從一種綜合工具轉向另外一種綜合工具要求對代碼和腳本作出許多修改,這樣做不僅需要花費很多時間,而且會在原型中潛在性地引入更多的錯誤,最終使原型不能準確地反映ASIC設計的功能,Hasson介紹說,而Design Compiler FPGA使設計師可使用熟悉的Design Compiler ASIC流程來實現FPGA。

      Design Compiler FPGA工具還包含一種被稱為“自適應優化”(Adaptive Optimization)的功能,利用該功能實現的FPGA設計平均要比那些用其它競爭性FPGA綜合和ASIC原型工具實現的設計快15%。

      “自適應優化”功能可以用來分析設計和FPGA架構,并在分析得出的信息基礎上得到最佳的算法,Hasson表示。然后它還能動態地調整和重新排序算法來獲得FPGA的最快/最短路徑。

      由于新工具基本上是在Design Compiler中加入FPGA綜合功能,因此FPGA設計師能夠在FPGA設計流程中方便地使用其它ASIC工具,例如Synopsys的PrimeTime(用于靜態時序分析)、用于形式驗證的Formality、用于語法和設計規范檢查的工具Leda以及DesignWare庫。

      FPGA設計師一般都不愿意支付ASIC價位的工具費用,他們已經習慣使用FPGA供應商提供的免費或花少許費用的工具。但Hasson指出,隨著百萬門FPGA的日益普及,FPGA工具需要更復雜的類似ASIC的設計功能和驗證流程。而ASIC設計流程中早已存在的工具和設計流程能夠輕易滿足這種復雜性要求。

      雖然FPGA供應商也在努力提供日趨復雜成熟的工具,但他們并不能提供ASIC原型創建工具,Hasson聲稱。

      Synplicity公司當初攜Certify進軍ASIC原型市場,根據ASIC設計師對該工具的使用情況來看應該是比較成功的,該公司介紹說。Certify工具一年期的許可費4.5萬美元,永久許可費用為11.5萬美元。

      而Design Compiler FPGA工具的起價是2.9萬美元。Synopsys公司認為該工具不僅只是Synplicity FPGA原型產品的追趕者,而且將加入FPGA綜合市場競爭。

      包含Design Compiler和FPGA綜合附加工具的Design Compiler FPGA一年期獨立技術簽約許可費用起價為36,750美元。現有的Design Compiler用戶可以花萬美元的一年期技術簽約許可費用單獨購買FPGA綜合附加工具。

      Synopsys早期推出的FPGA綜合工具是失敗的。該公司在1992年推出FPGA Compiler,1996年推出基于Windows的FPGA Express,90年代末期推出FPGA Compiler II。但這些工具與Synplicity或Exemplar Logic(于1999年被明導資訊收購)相比并沒有取得很好的市場業績。FPGA Express現在已經停售了;雖然Synopsys仍在出售FPGA Compiler II,但該工具只適用于較小規模的FPGA設計。

      一些被選中的Synopsys用戶已經按計劃完成了Design Compiler FPGA的β測試,并成功地完成了原型創建,Hasson透露,Design Compiler FPGA已經簽約了40多個用戶,包括AMD、杰爾系統、Harris和TI公司。

      作者:尚德斌


      下一篇: 后深亞微米時代刺激ED

      上一篇: 中國IC設計產業初具規

      主站蜘蛛池模板: 一本色道久久综合网| 精品综合久久久久久98| 99久久国产综合精品五月天| 久艾草国产成人综合在线视频| 亚洲综合精品成人| 天啪天天久久天天综合啪| 亚洲熟女乱综合一区二区| 综合久久国产九一剧情麻豆| 99久久综合精品免费| 亚洲伊人久久综合影院| 99久久综合久中文字幕| 亚洲狠狠爱综合影院婷婷| 亚洲综合久久成人69| 亚洲 自拍 另类小说综合图区 | 亚洲欧美综合精品成人导航| 色爱区综合激情五月综合色| 玖玖爱zh综合伊人久久| 狠狠色噜噜色狠狠狠综合久久| 国产成人综合一区精品| 老色鬼久久亚洲AV综合| 狠狠色伊人久久精品综合网| 色综合久久久无码中文字幕| 久久亚洲精品人成综合网| 亚洲亚洲人成综合网络| 国产综合色在线视频区| 国产激情综合在线观看| 婷婷综合缴情亚洲狠狠尤物| 狠狠综合久久久久综合网| 天天躁夜夜躁狂狂躁综合| 色拍自拍亚洲综合图区| 色婷婷综合久久久久中文一区二区| 人人狠狠综合久久亚洲婷婷| 久久亚洲伊人中字综合精品| 99久久国产综合精品女同图片| 一本久道久久综合| 久久综合图区亚洲综合图区| 亚洲综合一区二区国产精品| 69国产成人综合久久精品| 狠狠色丁香婷婷久久综合五月| 国产精品国产色综合色| 色婷婷综合缴情综免费观看|