Cadence設計系統有限公司和ARM日前發布了面向ARM技術的Cadence Functional Verification Kit(功能驗證錦囊),為設計團隊在驗證基于ARM處理器的設計過程中提供低風險的驗證閉合途徑。這一“錦囊”覆蓋了從架構驗證到軟/硬件系統驗證的驗證流程,并都能與Cadence經過驗證的Incisive Plan-to-Closure方法學緊密結合,從而使諸如無線以及個人數字娛樂等領域的設計者在驗證流程中獲得更高的團隊生產力和設計品質,以及更好的可預測性。

ARM營銷執行副總監Mike Inglis表示,ARM和Cadence不斷為共同的客戶提供有價值的解決方案。雙方在這一“錦囊”上的合作,采用了Cadence Plan-to-Closure方法學和經過ARM技術認證的AMBA驗證IP。

Cadence的這一“錦囊”包括在Cadence Incisive平臺之上專為基于ARM處理器設計而量身定做的模塊、芯片、系統級的流程和驗證方法學,Cadence應用咨詢服務,用以演示這些方法學的基于ARM926處理器的參考設計以及一整套經過ARM技術認證的AMBA驗證IP(VIP)。此VIP包括可復用的驗證計劃,AMBA 兼容指標、先進的測試環境、形式和加速的協議斷言、加速的事件轉換器、周期精度的ARM處理器模型和ARM硬件仿真用的LogicTiles。

“NeoMagic 的MiMagic Application Processor系列能夠在極低功耗的情況下為手持設備提供強大的多媒體性能。隨著我們給基于ARM處理器的SoC設計添加更多功能并提升性能,我們所面臨的驗證挑戰大大增加。” NeoMagic的VLSI設計與技術副總監Dr. Sudhir Chandratreya指出,“我們的團隊在采用Cadence驗證自動化解決方案來驗證我們的SoC設計方面一直很成功。ARM和Cadence此次合作推出ARM功能驗證錦囊用以簡化AMBA兼容和驗證閉合的實現是一個重要舉措。”

AMBA方法學是Cadence錦囊的一個組成部分,也是廣泛采用的、開放的SoC內部互連規范。Cadence基于AMBA方法學的Incisive驗證IP(VIP)已經獲得了ARM的AMBA 3 AXI Assured certification和 AMBA 2 AHB compliance證書。這確保VIP正確地執行這些規范以及ARM eXtensible Verification Component (XVC)模擬界面。此外,Cadence的AXI和AHB可執行驗證計劃(vPlan)被證明可以為客戶提供AMBA 兼容。

Cadence執行副總裁兼驗證部門總經理Moshe Gavrielov表示,面向ARM的Cadence 功能驗證錦囊能夠幫助設計團隊更從容地應對基于ARM處理器的復雜設計中的驗證挑戰。

面向ARM技術的Cadence功能驗證錦囊進一步強化了Cadence通過“錦囊”應對復雜電子設計挑戰的戰略。